

UNIVERSIDAD DE SAN CARLOS DE GUATEMALA

FACULTAD DE INGENIERÍA

ESCUELA DE CIENCIAS Y SISTEMAS

Práctica 2

Organización Computacional

Documentación del prototipo *LogicCalc*

Carnet	Integrante
202406918	Claudia Maribel Tigüilá Tecum
202403929	Emiliana Elizabeth Pú Lara
202300476	Alex Ricardo Castañeda Rodríguez
201904522	Byron Manuel Hernández López

Marzo de 2026

Índice

1. Resumen	3
2. Marco Formativo	3
2.1. Valor	3
2.2. Competencias	3
2.3. Objetivo SMART	3
3. Enunciado de la Práctica	4
3.1. Descripción del problema a resolver	4
3.2. Alcance de la práctica	4
4. Requisitos Funcionales	4
4.1. Unidad Aritmética	4
4.2. Unidad Lógica	4
4.3. Unidad Comparativa	5
5. Arquitectura de la Solución	5
5.1. Descripción general	5
5.2. Controlador principal	6
5.3. Entradas binarias	7
6. Diseño por Módulos	9
6.1. Módulo de suma y resta	9
6.2. Módulo de multiplicación	12
6.3. Módulo de potencia	14
6.4. Unidad lógica	15
6.5. Unidad comparativa	17
6.6. Conversión de binario a BCD y visualización	18
6.7. Visualización de resultados	22
7. Implementación Física	23
8. Material de apoyo	24

9. Recursos y herramientas utilizadas	24
10.Cronograma de trabajo	24
11.Presupuesto	25
12.Resultados y observaciones	25
13.Conclusiones	26
14.Anexos	27
14.1. Capturas del montaje fisico	27
14.2. Factura	33

1. Resumen

En esta práctica se desarrolló un prototipo de calculadora digital llamado *LogicCalc*, construido a partir de compuertas lógicas TTL, multiplexores, comparadores, sumadores de 4 bits, decodificadores y displays de siete segmentos. El sistema opera sobre dos operandos binarios de 4 bits, denominados *A* y *B*, y ejecuta operaciones aritméticas, lógicas y comparativas de acuerdo con la selección del usuario.

La implementación se realizó en Proteus como base de diseño y posteriormente se trasladó a protoboards para la validación física. La documentación integra el marco formativo solicitado, la descripción de la solución implementada, capturas del circuito, presupuesto derivado de la factura proporcionada y anexos fotográficos del montaje.

2. Marco Formativo

2.1. Valor

La práctica fortalece la comprensión del diseño digital combinacional mediante la construcción de una ALU básica por bloques. El valor principal de la actividad radica en conectar teoría y práctica: no solo se plantea la lógica booleana de cada operación, sino que también se valida la factibilidad del circuito al implementarlo con componentes físicos reales.

2.2. Competencias

Durante el desarrollo de la práctica se fortalecieron las siguientes competencias:

- Análisis y síntesis de circuitos digitales combinacionales.
- Interpretación de hojas de datos y uso correcto de familias TTL serie 74LS.
- Diseño modular de sistemas digitales complejos a partir de subbloques.
- Validación funcional por simulación en Proteus y por montaje físico en protoboard.
- Documentación técnica de arquitectura, materiales, resultados y costos.

2.3. Objetivo SMART

Diseñar, simular e implementar antes del 22 de marzo de 2026 un prototipo funcional de calculadora digital de 4 bits, capaz de ejecutar operaciones aritméticas, lógicas y comparativas sobre dos entradas binarias, mostrando los resultados mediante LEDs y displays de siete segmentos, con evidencia visual, presupuesto y documentación técnica completa.

3. Enunciado de la Práctica

3.1. Descripción del problema a resolver

De acuerdo con el enunciado, la práctica consistió en diseñar e implementar un prototipo denominado *LogicCalc*, basado en una Unidad Aritmético Lógica básica. El sistema debía trabajar bajo lógica combinatorial, operar con dos números binarios de 4 bits y presentar distintas salidas según la operación activa.

La solución debía integrar al menos tres grandes bloques funcionales:

- Unidad aritmética.
- Unidad lógica.
- Unidad comparativa.

3.2. Alcance de la práctica

El alcance cubrió el diseño lógico, la simulación, la selección de componentes, el montaje físico, la comprobación visual de resultados y la elaboración de documentación. No se consideró el uso de microcontroladores ni lógica secuencial; el sistema fue resuelto únicamente con componentes digitales discretos de la serie 74LS y elementos pasivos de apoyo.

4. Requisitos Funcionales

Con base en el PDF de la práctica, los requisitos funcionales principales atendidos por el prototipo fueron los siguientes:

4.1. Unidad Aritmética

- Suma binaria entre A y B .
- Resta binaria entre A y B , con validación de signo para identificar cuando $A < B$.
- Multiplicación binaria entre A y B .
- Potencia de A , elevando al cuadrado cuando $B = 2$ y al cubo cuando $B = 3$.
- Visualización de resultados en salidas binarias y en displays de siete segmentos.

4.2. Unidad Lógica

- Operación AND bit a bit entre A y B .
- Operación OR bit a bit entre A y B .

- Operación NAND bit a bit entre A y B .
- Operación XNOR bit a bit entre A y B .
- Presentación del resultado mediante 4 LEDs.

4.3. Unidad Comparativa

- Mostrar el dígito mayor y el dígito menor entre A y B .
- Si $A = B$, desplegar el mismo valor en ambos displays.
- Utilizar indicadores de unidad activa para diferenciar la unidad aritmética de la lógica.

5. Arquitectura de la Solución

5.1. Descripción general

La arquitectura se organizó en bloques independientes conectados a un controlador principal. Dicho controlador recibe un selector de 3 bits y habilita una sola operación a la vez. La salida activa se propaga a los submódulos correspondientes, evitando conflictos entre unidades.

Los operandos A y B se ingresan mediante DIP switches de 4 posiciones. Las operaciones aritméticas producen resultados intermedios en binario, los cuales luego se convierten a BCD cuando es necesario para visualizarlos en displays de siete segmentos. Las operaciones lógicas se muestran por medio de LEDs dedicados.

Tabla 1: Tabla de selección general de operaciones.

A	B	C	Operación habilitada
0	0	0	Suma
1	0	0	Resta
0	1	0	Multiplicación
1	1	0	Potencia
0	0	1	AND
1	0	1	OR
0	1	1	NAND
1	1	1	XNOR / ruta lógica final

Tabla 2: Resumen general de módulos implementados.

Módulo	Integrados principales	Entradas	Salidas	Función
Controlador principal	74LS138, 74LS04	Selector de 3 bits	Líneas <code>op_*</code> , LEDs de estado	Habilita una operación a la vez
Entradas binarias	DIPSW_4, resistencias	Interruptores para A y B	Buses $A[3:0]$ y $B[3:0]$	Define los operandos de trabajo
Suma y resta	74LS86, 74LS08, 74LS32	$A[3:0]$, $B[3:0]$, <code>op_res</code>	<code>RES[3:0]</code> , <code>RES_COUT</code> , <code>sign_bit</code>	Calcula $A + B$ y $A - B$
Multiplicación	74LS08, 74LS283	$A[3:0]$, $B[3:0]$	<code>P[7:0]</code>	Calcula el producto binario
Potencia	74LS08, 74LS283, 74LS157	$A[3:0]$, $B[3:0]$, <code>op_pow</code>	<code>POW[5:0]</code>	Calcula A^2 o A^3
Unidad lógica	74LS08, 74LS32, 74LS00, 74LS266	$A[3:0]$, $B[3:0]$	LEDs lógicos	Calcula AND, OR, NAND y XNOR
Unidad comparativa	74LS85, 74LS157, 74LS48	$A[3:0]$, $B[3:0]$	Displays mayor y menor	Muestra el valor mayor y menor
Binario a BCD	74LS86, 74LS08, 74LS32, 74LS283	Resultados aritméticos	BCD para displays	Convierte resultados binarios a salida visual

5.2. Controlador principal

El controlador central fue construido a partir de un decodificador 74LS138 y compuertas inversoras 74LS04. Este bloque genera las líneas de habilitación para suma, resta, multiplicación, potencia y operaciones lógicas, además de los indicadores visuales de modo.

Tabla 3: Ficha del módulo controlador principal.

Elemento	Descripción
Integrados usados	74LS138 y 74LS04
Entradas	Tres líneas del selector general y línea de control para indicadores
Salidas	<code>op_sum</code> , <code>op_res</code> , <code>op_mul</code> , <code>op_pow</code> , <code>op_and</code> , <code>op_or</code> , <code>op_nand</code> , <code>op_xnor</code>
Función	Decodifica la selección del usuario y activa el módulo correspondiente

Controlador Principal




Figura 1: Controlador principal del sistema.

5.3. Entradas binarias

Los números de entrada se definieron con dos bancos de DIP switches de 4 bits. Cada línea utiliza resistencias de *pull-down* para estabilizar las entradas y garantizar niveles lógicos correctos.

Tabla 4: Ficha del módulo de entradas binarias.

Elemento	Descripción
Componentes usados	Dos DIP switches de 4 posiciones y resistencias de $1k\Omega$
Entradas	Acción manual del usuario sobre los interruptores
Salidas	Buses A_3, A_2, A_1, A_0 y B_3, B_2, B_1, B_0
Función	Proporciona los operandos binarios de 4 bits para todas las operaciones


Tabla 5: Combinaciones binarias posibles para cada operando de 4 bits.

Binario	Valor decimal
0000	0
0001	1
0010	2
0011	3
0100	4
0101	5
0110	6
0111	7
1000	8
1001	9
1010	10
1011	11
1100	12
1101	13
1110	14
1111	15

Tabla 6: Ejemplos de combinaciones de prueba entre los operandos A y B .

A bin	A dec	B bin	B dec	Relacion	Uso de prueba
0011	3	0010	2	$A > B$	Validación de comparación y resta positiva
0010	2	0011	3	$A < B$	Validación de comparación y bandera de signo
0101	5	0101	5	$A = B$	Validacion de displays iguales en la unidad comparativa
0011	3	0001	1	$A > B$	Validación de operaciones lógicas y aritméticas simples
0011	3	0010	2	$A > B$	Caso representativo de potencia con $B = 2$
0010	2	0011	3	$A < B$	Caso representativo de potencia con $B = 3$

Número A



Número B




Figura 2: Configuración de los operandos binarios A y B.

6. Diseño por Módulos

6.1. Módulo de suma y resta

La suma y la resta se resolvieron con una estructura de sumadores completos implementados mediante compuertas XOR, AND y OR. Para la resta se empleó la técnica de complemento a dos parcial, controlada por la línea `op_res`, la cual invierte los bits de B y modifica la propagación del acarreo.

La salida incluye cuatro bits de resultado, bit de acarreo y una bandera derivada del signo. Estos datos alimentan tanto la etapa de visualización binaria como el bloque de conversión a BCD.

Tabla 7: Comportamiento funcional del bloque suma/resta.

op_res	Función del módulo
0	El bloque trabaja como sumador binario de 4 bits, calculando $A + B$.
1	El bloque modifica los bits de B con XOR y utiliza el acarreo de entrada para implementar la resta binaria $A - B$.

Tabla 8: Tabla de verdad del sumador completo implementado por bit.

A	B	C_{in}	S	C_{out}
0	0	0	0	0
0	0	1	1	0
0	1	0	1	0
0	1	1	0	1
1	0	0	1	0
1	0	1	0	1
1	1	0	0	1
1	1	1	1	1

Tabla 9: Ejemplos de funcionamiento de la suma binaria de 4 bits.

A	B	Resultado	Interpretacion
0011	0010	0101	$3 + 2 = 5$
0101	0011	1000	$5 + 3 = 8$
1111	0001	1 0000	$15 + 1 = 16$, se activa el acarreo de salida
0111	0110	1101	$7 + 6 = 13$

Tabla 10: Ejemplos de funcionamiento de la resta binaria de 4 bits.

A	B	Resultado	Interpretacion
0011	0010	0001	$3 - 2 = 1$
0101	0011	0010	$5 - 3 = 2$
0010	0011	1111	$2 - 3 = -1$ en complemento a dos; se usa la bandera de signo
1000	0001	0111	$8 - 1 = 7$

Tabla 11: Ficha del módulo de suma y resta.

Elemento	Descripción
Integrados usados	74LS86, 74LS08, 74LS32 y 74LS04 para manejo de signo
Entradas	$A[3:0]$, $B[3:0]$, <code>op_res</code> y acarreos intermedios
Salidas	<code>RES[3:0]</code> , <code>RES_COUT</code> , <code>sign</code> , <code>sign_bit</code>
Función	Ejecuta suma o resta binaria de 4 bits según la operación activa

Suma y Resta




Figura 3: Etapa 0 del módulo de suma y resta.




Figura 4: Etapa 1 del módulo de suma y resta.




Figura 5: Etapa 2 del módulo de suma y resta.




Figura 6: Etapa 3 y generación de señal de signo para la resta.

6.2. Módulo de multiplicación

La multiplicación binaria se implementó mediante productos parciales con compuertas AND y su acumulación progresiva usando sumadores 74LS283. Este enfoque replica la multiplicación binaria clásica por desplazamientos y sumas.

Tabla 12: Generación conceptual de productos parciales en la multiplicación binaria.

Producto parcial	Descripción
$A \cdot B_0$	Se obtiene aplicando AND entre cada bit de A y el bit menos significativo de B .
$A \cdot B_1$	Se obtiene aplicando AND entre cada bit de A y B_1 , luego se desplaza una posición a la izquierda.
$A \cdot B_2$	Se obtiene aplicando AND entre cada bit de A y B_2 , luego se desplaza dos posiciones.
$A \cdot B_3$	Se obtiene aplicando AND entre cada bit de A y B_3 , luego se desplaza tres posiciones.

Tabla 13: Ejemplo de multiplicación binaria mediante productos parciales.

Paso	Desarrollo
Operandos	$A = 0011_2 = 3$ y $B = 0010_2 = 2$
Producto parcial 0	$0011 \cdot 0 = 0000$
Producto parcial 1	$0011 \cdot 1 = 0011$, desplazado una posición: 0110
Producto parcial 2	$0011 \cdot 0 = 0000$
Producto parcial 3	$0011 \cdot 0 = 0000$
Suma final	$0000 + 0110 + 0000 + 0000 = 00000110_2 = 6$

Tabla 14: Ficha del módulo de multiplicación.

Elemento	Descripción
Integrados usados	74LS08 y 74LS283
Entradas	$A[3 : 0]$ y $B[3 : 0]$
Salidas	P0 a P7
Función	Genera productos parciales y los suma para obtener el resultado binario de la multiplicación

Multiplicación




Figura 7: Módulo de multiplicación binaria.

6.3. Módulo de potencia

El bloque de potencia calcula A^2 y A^3 . Para el cuadrado se generan productos parciales internos del mismo operando y se consolidan con sumadores. Para el cubo se reutilizan resultados del cuadrado y se extienden con una etapa adicional de combinación y suma.

Tabla 15: Criterio de funcionamiento del bloque de potencia.

Valor de B	Operación realizada
0010	El sistema calcula A^2 , es decir, el cuadrado del operando A .
0011	El sistema calcula A^3 , es decir, el cubo del operando A .
Otro valor	No corresponde a los casos principales definidos para potencia dentro de esta práctica.

Tabla 16: Ejemplos de resultados de potencia en binario.

A bin	B	Operación	Resultado bin	Resultado decimal
0010	0010	2^2	000100	4
0011	0010	3^2	001001	9
0010	0011	2^3	001000	8
0011	0011	3^3	011011	27

Tabla 17: Ficha del módulo de potencia.

Elemento	Descripción
Integrados usados	74LS08, 74LS283 y 74LS157
Entradas	$A[3 : 0]$, $B[3 : 0]$ y op_pow
Salidas	POW0 a POW5
Función	Selecciona y calcula el cuadrado o cubo del operando A

Potencia




Figura 8: Módulo de potencia para cuadrado y cubo.




Figura 9: Selección de salidas del módulo de potencia.

6.4. Unidad lógica

La unidad lógica produce cuatro operaciones bit a bit: AND, OR, NAND y XNOR. Cada grupo procesa las cuatro líneas de entrada y luego consolida su salida hacia un LED de visualización por posición. La implementación es completamente combinacional y responde de manera inmediata a las entradas.

Tabla 18: Tabla de verdad de las operaciones lógicas implementadas.

A	B	AND	OR	NAND	XNOR
0	0	0	0	1	1
0	1	0	1	1	0
1	0	0	1	1	0
1	1	1	1	0	1

Tabla 19: Resumen de visualización de la unidad lógica.

Operación	Descripción de salida
AND	Enciende cada LED únicamente cuando el bit correspondiente de A y B vale 1.
OR	Enciende el LED cuando al menos uno de los bits comparados es 1.
NAND	Entrega la negación de AND, por lo que el LED se apaga solo cuando ambos bits son 1.
XNOR	Enciende el LED cuando ambos bits son iguales.

Tabla 20: Ficha de la unidad lógica.

Elemento	Descripción
Integrados usados	74LS08, 74LS32, 74LS00 y 74LS266
Entradas	$A[3 : 0]$ y $B[3 : 0]$
Salidas	LEDs asociados a las cuatro operaciones lógicas
Función	Evalúa operaciones lógicas bit a bit y las presenta visualmente

Unidad Lógica




Figura 10: Unidad lógica del sistema.

6.5. Unidad comparativa

La unidad comparativa se construyó con un comparador 74LS85 y multiplexores 74LS157. El comparador determina si A es mayor, igual o menor que B ; con base en ello, los multiplexores enrutan el valor mayor a un display y el menor al otro. Si ambos operandos son iguales, ambos displays muestran el mismo número.

Tabla 21: Tabla funcional de la unidad comparativa.

Condición	Display superior	Display inferior
$A > B$	Muestra A como dígito mayor	Muestra B como dígito menor
$A < B$	Muestra B como dígito mayor	Muestra A como dígito menor
$A = B$	Muestra A	Muestra A

Tabla 22: Ficha de la unidad comparativa.

Elemento	Descripción
Integrados usados	74LS85, 74LS157 y 74LS48
Entradas	$A[3 : 0]$ y $B[3 : 0]$
Salidas	Dos displays de siete segmentos: mayor y menor
Función	Determina la relación entre operandos y presenta el mayor y el menor

Unidad Comparativa




Figura 11: Unidad comparativa para mostrar dígito mayor y menor.

6.6. Conversión de binario a BCD y visualización

Para mostrar resultados aritméticos en displays de siete segmentos se incorporó un bloque de conversión de binario a BCD. Este bloque recibe resultados de suma, resta y multiplicación, realiza combinaciones intermedias y adapta la información a decodificadores 74LS48 para alimentar los displays.

Tabla 23: Rutas principales consideradas en la etapa binario a BCD.

Ruta de entrada	Uso dentro del conversor
RES[3:0]	Resultado de suma o resta en 4 bits.
RES_COUT	Bit adicional de acarreo para resultados aritméticos.
P[7:0]	Resultado expandido de la multiplicación.
POW[5:0]	Resultado proveniente del bloque de potencia.
sign_bit	Indicador asociado a la resta para ajuste de presentación.

Tabla 24: Ficha del bloque binario a BCD.

Elemento	Descripción
Integrados usados	74LS86, 74LS08, 74LS32, 74LS283 y 74LS48
Entradas	Resultados de suma, resta, multiplicación y señales de selección
Salidas	Bits BCD y señales hacia displays de siete segmentos
Función	Traduce resultados binarios a una forma visual legible en decimal




Figura 12: Vista general del bloque binario a BCD.

Binario -> BCD




Figura 13: Primera etapa de conversión binario a BCD.




Figura 14: Filtrado y enrutamiento de líneas por operación activa.




Figura 15: Acondicionamiento de líneas para la resta.




Figura 16: Combinación entre resultados de suma y resta.




Figura 17: Combinación entre resultados de multiplicación y suma/resta.




Figura 18: Banco de LEDs de prueba para salidas intermedias.




Figura 19: Etapas finales del convertor y propagación a buses de salida.

6.7. Visualización de resultados

La validación final incluyó displays para los resultados aritméticos y LEDs para estados binarios. En la captura siguiente se observa una configuración de prueba donde la salida aritmética y el grupo de potencia son visibles de manera simultánea.




Figura 20: Captura general de resultados en el esquema.

7. Implementación Física

Además del diseño en Proteus, se realizó el montaje en protoboards. El ensamble físico evidencia la complejidad del sistema debido a la cantidad de interconexiones, compuertas y bloques funcionales involucrados. Se utilizaron varios protoboards, cableado de colores y encapsulados TTL discretos para sostener la implementación modular.



Figura 21: Montaje físico principal en protoboards.

8. Material de apoyo

Los recursos mencionados en el enunciado y utilizados como referencia conceptual durante la práctica incluyen:

- Proteus Design Suite: <https://www.labcenter.com/downloads/>
- Mapas de Karnaugh y simplificación booleana: <https://www.ingmecafenix.com/electronica/digital/mapa-de-karnaugh/>
- Material audiovisual de apoyo compartido en el enunciado: https://youtu.be/nNMngrtd_XA?si=Vtezv8atgSqr_Ta9

9. Recursos y herramientas utilizadas

- Simulador Proteus, utilizado para el desarrollo, integración y depuración del circuito.
- Integrados TTL de la serie 74LS, empleados en los módulos aritméticos, lógicos, comparativos y de visualización.
- Displays de siete segmentos de cátodo común, usados para mostrar resultados numéricos.
- LEDs de distintos colores, utilizados como indicadores de estado y salidas lógicas.
- Resistencias de polarización y limitación de corriente, necesarias para estabilizar entradas y proteger indicadores.
- Protoboards y cables jumper, usados en la implementación física del sistema.
- Factura de compra, utilizada como respaldo para la sección de presupuesto.

10. Cronograma de trabajo

El desarrollo de la práctica se puede resumir en el siguiente cronograma ejecutado:

Fecha	Actividad principal
17 de marzo de 2026	Compra de componentes y obtención del material electrónico base, según la factura proporcionada.
18 al 19 de marzo de 2026	Diseño de bloques funcionales en Proteus: controlador, entradas, suma/resta, lógica y comparación.
20 al 21 de marzo de 2026	Integración de multiplicación, potencia, conversión binario a BCD y validación visual de salidas.
21 al 22 de marzo de 2026	Montaje físico en protoboards, captura de evidencias y elaboración de la documentación.

11. Presupuesto

La siguiente tabla fue elaborada a partir de la factura fotografiada de Electrónica Sigma Guatemala.

Producto	Cantidad	Precio	Total
DIP switch de 4 posiciones	2	Q3.75	Q7.50
Decodificador / demultiplexor 74LS138	1	Q6.00	Q6.00
LED azul difuso 5 mm	1	Q1.00	Q1.00
LED amarillo difuso 5 mm	1	Q1.00	Q1.00
LED naranja difuso 5 mm	11	Q1.00	Q11.00
Compuerta lógica NAND 74LS00	2	Q5.00	Q10.00
Comparador 74LS85	1	Q11.00	Q11.00
Multiplexor 74LS157	4	Q7.00	Q28.00
Decodificador / driver para 7 segmentos 74LS48, cátodo común	4	Q9.00	Q36.00
Display de 7 segmentos, cátodo común rojo	2	Q5.00	Q10.00
Compuerta lógica XOR 74LS86	5	Q6.00	Q30.00
Sumador de 4 bits 74LS283	15	Q14.00	Q210.00
Compuerta lógica AND 74LS08	4	Q5.00	Q20.00
Compuerta lógica XNOR 74LS266	2	Q12.00	Q24.00
Subtotal			Q405.50
Total			Q405.50
Efectivo entregado			Q410.50
Cambio			Q5.00

12. Resultados y observaciones

El prototipo cumple con la estructura solicitada para una ALU básica discreta. La separación por módulos facilita el análisis del funcionamiento y permite probar cada operación por separado. Entre los resultados más relevantes destacan los siguientes:

- La selección de operaciones se controla desde un bloque central único.
- Las entradas binarias son estables y fáciles de modificar mediante DIP switches.
- La unidad lógica ofrece una visualización inmediata por LEDs.
- La unidad comparativa resuelve correctamente la selección entre mayor y menor.
- La unidad aritmética logra operaciones simples y compuestas, aunque a costa de un alto número de integrados y cableado.

Como observación técnica, la parte más demandante del proyecto fue la integración entre la lógica aritmética y la visualización decimal. El bloque binario a BCD y la multiplexación de resultados aumentan significativamente la complejidad del diseño.

13. Conclusiones

- Se implementó una calculadora digital modular de 4 bits basada exclusivamente en lógica combinacional y circuitos TTL.
- La práctica permitió comprobar que una ALU básica puede construirse por bloques funcionales claramente diferenciados: control, aritmética, lógica, comparación y visualización.
- La simulación en Proteus fue esencial para depurar conexiones antes de trasladar el circuito a protoboards.
- El montaje físico evidencia el costo real en espacio, componentes y complejidad cuando se resuelve un problema digital sin elementos programables.
- La documentación y el presupuesto complementan la solución técnica al dejar trazabilidad del proceso de construcción.

14. Anexos

14.1. Capturas del montaje físico




Figura 22: Anexo A. Vista del montaje físico.




Figura 23: Anexo B. Detalle del montaje físico.




Figura 24: Anexo C. Evidencia adicional del prototipo.




Figura 25: Anexo D. Conexionado del sistema.




Figura 26: Anexo E. Integración de módulos en protoboard.




Figura 27: Anexo F. Vista final del montaje.

14.2. Factura

Electrónica
Sigma
Guatemala

TELEFONO
SIGMA
GUATEMALA

Recibo de IVA

Número de pedido: 34012
Fecha: marzo 17, 2026, 9:59 am
Cajero: CAJA1 CAJA1
Método de pago: Efectivo

Producto	Cantidad	Precio	Total
DIP SWITCH DE 4 POSICIONES	2	Q3.75	Q7.50
DECODER DEMUX 74LS138	1	Q6.00	Q6.00
LED AZUL DIFUSO 5mm	1	Q1.00	Q1.00
LED AMARILLO DIFUSO 5mm	1	Q1.00	Q1.00
LED NARANJA DIFUSO 5mm	11	Q1.00	Q11.00
COMPUERTA LÓGICA NAND 74LS00	2	Q5.00	Q10.00
COMPARADOR 74LS85	1	Q11.00	Q11.00
74LS167 MULTIPLEXOR 2 EN 74A05	4	Q7.50	Q29.00
DECODIFICADOR DRIVER 7 SEGMENTOS 74LS48 CÁTODOS COMUN	1	Q8.00	Q8.00
DISPLAY DE 7 SEGMENTOS CÁTODOS COMUN ROJOS	2	Q5.00	Q10.00
COMPUERTA LÓGICA XOR 74LS86	5	Q8.00	Q39.00
SUMADOR DE 4 BITS 74LS283	15	Q14.00	Q210.00
COMPUERTA LÓGICA AND 74LS08	4	Q5.00	Q20.00
COMPUERTA LÓGICA XOR 74LS265	2	Q12.00	Q24.00
		Subtotal	Q405.50
		Total	Q405.50
		Cantidad entregada	Q410.50
		Cambio	Q5.00

Dirección de
facturación

Invitado

Dirección de envío

NO

¡Gracias por su compra!
www.electronicasigma.com.gt

Figura 28: Anexo G. Factura utilizada para la elaboración del presupuesto.